TSMC va engager 8000 personnes pour travailler sur la gravure en 3nm, Réactions à la publication du 05/11/2019

[Lionel]

La gravure de puces s'approche irrémédiablement du mur quantique. Pour tricher avec lui, on fait gagner aux transistors en hauteur, ce qu'on leur fait perdre en largeur et on mesure l'endroit où la distance est la plus petite pour qualifier la finesse.
Malgré cela, chaque nanomètre gagné fait exploser les coûts de R&D.
TSMC vient de l'illustrer en annonçant son intention de créer un nouveau centre de R&D et va engager 8000 ingénieurs et techniciens pour le remplir. Tous travailleront sur le défi que représente la gravure en 3nm.
Ce centre de recherche ouvrira à la fin 2020.
Pour le moment, on a une bonne visibilité sur le 5nm, mais pas grand chose en dessous.

Lien vers le billet original

[EricdeB]

8000 ingénieurs !!! J'aimerais savoir comment ils font pour croiser les recherches, travaux...

[Lionel]

8000 ingénieurs !!! J'aimerais savoir comment ils font pour croiser les recherches, travaux...

Ils ne partent pas de 0. On crée des équipes travaillant sur un problème particulier. Et ce sont des ingénieurs et techniciens.

[pode_fr]

Hallucinant.
Le CNRS c'est 11000 chercheurs !

[broitman]

Compte tenu du nombre infini de processeurs microscopiques, et basse cosommation, qui seront necessaires pour l'AI et le realite augmentee, c'est une etape importante
Et un investissement judicieux, a l'heure ou Taiwan a besoin de reprendre une avance sur la Chine

[powerjaja]

C'est fou ! Je ne connais même l'unité de mesure en dessous de Nano

[baron]

Nano > pico > femto…
• https://fr.wikipedia.org/wiki/Pr%C3%A9fixes...d%27unit%C3%A9s

[malloc]

Compte tenu du nombre infini de processeurs microscopiques, et basse cosommation, qui seront necessaires pour l'AI et le realite augmentee, c'est une etape importante
Et un investissement judicieux, a l'heure ou Taiwan a besoin de reprendre une avance sur la Chine

La réalité est plutôt le contraire: la Chine est complètement larguée par rapport à Taiwan en matière de fonderie.
Ils ont entre 10 et 20 ans de retard selon comment on regarde les choses, et n'arrivent pas à se dépêtrer des mauvais choix (politiques autant qu'industriels) fait au siècle passé...

Le seul qui pourrait inquiéter vaguement TSMC, c'est Samsung.

[Ambroise]

La gravure de puces s'approche irrémédiablement du mur quantique.

Question naïve : qu'est-ce que c'est ce mur quantique ?

[Lionel]

La gravure de puces s'approche irrémédiablement du mur quantique.

Question naïve : qu'est-ce que c'est ce mur quantique ?

Très simple, on grave de plus en plus fin, avec des murs composés d'atomes de moins en moins épais.
impossible de vouloir passer sous la taille d'un atome car il n'est pas sécable.

[Ambroise]

Question naïve : qu'est-ce que c'est ce mur quantique ?

Très simple, on grave de plus en plus fin, avec des murs composés d'atomes de moins en moins épais.
impossible de vouloir passer sous la taille d'un atome car il n'est pas sécable.

Ah ok, je n'avais pas imaginé ce sens pour le mot quantique. Comme j'imagine que la mécanique quantique relève davantage de la solution que de l'obstable, j'avais du mal à imaginer ce que pouvait être ce mur.

On a encore de la marge alors si jamais la taille des atomes constitue la limite.

[Lionel]

Question naïve : qu'est-ce que c'est ce mur quantique ?

Très simple, on grave de plus en plus fin, avec des murs composés d'atomes de moins en moins épais.
impossible de vouloir passer sous la taille d'un atome car il n'est pas sécable.

Ah ok, je n'avais pas imaginé ce sens pour le mot quantique. Comme j'imagine que la mécanique quantique relève davantage de la solution que de l'obstable, j'avais du mal à imaginer ce que pouvait être ce mur.

On a encore de la marge alors si jamais la taille des atomes constitue la limite.

J'ai grandement simplifié.
C'est bien au dessus de la taille des atomes car je rappelle que le principe d'un transistor est de laisser passer ou pas des électrons. Or, il y a déjà des fuites, et plus en réduit plus il y en a. Impossible de descendre à un atome dont je le rappelle, la couche supérieure est faite d'électrons.

[Ambroise]

C'est bien au dessus de la taille des atomes car je rappelle que le principe d'un transistor est de laisser passer ou pas des électrons. Or, il y a déjà des fuites, et plus en réduit plus il y en a. Impossible de descendre à un atome dont je le rappelle, la couche supérieure est faite d'électrons.

Oui, mais il y a tout de même de l'espoir !

Il y a 10 ans les courants de fuite étaient supposés stopper la loi de Moore en dessous de 14nm et pourtant il y a eu une accélération ces dernières années dans les évolutions de procédés (à part chez Intel).
Les courants de fuites sont moins importants aujourd'hui dans un procédé FinFET en 7nm qu'ils ne l'étaient dans un 22nm planaire.
Le silicium précontraint, le remplacement de l'oxyde de silicium par des matériaux à haute constante diélectrique (et il en existe plusieurs qui n'ont pas encore été utilisés dans les procédés actuels) ont permis de constamment repousser ce genre de limites.

Si on ajoute à cela qu'il existe des transistors mono-atomiques depuis 15 ans et que ça fait 5 ans qu'on sait les combiner sur un substrat : alors ça ouvre tout de même quelques perspectives pour l'avenir.

D'autant plus que quand il s'agit d'augmenter la densité de transistors, il existe de nombreuses autres options : la 3ème dimension n'est que peu utilisée actuellement - et on continue à utiliser le silicium plutôt que d'autres matériaux plus prometteurs simplement parce que pour l'instant le silicium reste peu coûteux et peu limitant dans ses évolutions.

Je pense qu'on n'atteindra jamais de "mur quantique". On sera bloqués bien avant par le coût démesuré des usines ou alors parce qu'à un moment ce sont les propriétés de la mécanique quantique qui deviendront prépondérantes dans l'intérêt qu'on a pour l'augmentation de la puissance de calcul des circuits.

Ce message a été modifié par Ambroise - 15 Nov 2019, 09:14.