Apple Silicon M4, Réactions à la publication du 08/05/2024

[cyril231275]

La loi de Moore c'est terminé. Faut arrêter à un moment de faire la fine bouche et chouiner si on a un gain non négligeable tout de même mais pas aussi époustouflant que lors du passage d'une technologie de processeur à une autre.
Ce M4 est un excellent processeur, plus rapide à la base que ses prédécesseurs, plus rapide que les énormes promesses de la concurrence de type ARM, point. Alors on peut couper les cheveux en quatre et chercher tous les aspects techniques à décharge pour prouver que l'amélioration n'en est pas une mais ça devient totalement absurde.

[maclinuxG4]

La loi de Moore c'est terminé.

et non lire surtout le point 3: cela reste encore applicable
https://fr.wikipedia.org/wiki/Loi_de_Moore

Ce message a été modifié par maclinuxG4 - 11 May 2024, 16:36.

[Paul Emploi]

Ce qu'on observe entre le M3 et le M4, plus performant et consommant à-priori moins, c'est au contraire ce que décrit la loi de Moore: l'augmentation du nombre de transistors à surface égale, ce qui entraine une baisse de leur consommation à même fréquence, et une hausse de leur fréquence potentielle.
Cela permet de mettre plus de cœurs, des cœurs plus complexes, d'augmenter la fréquence, et/ou de consommer moins. Le M4 intègre tout ça.

Pour simplifier, c'est la loi de Moore qui explique le M4 plus rapide que le M3. TSMC, pas Apple.

Il y a donc deux problèmes pour l'avenir, le "mur" et la capacité d'Apple à créer une nouvelle micro-architecture plus efficace (IPC) en architecture ARMv9.

[yang]

Comme je m'y attendais, il y a très peu de progrès micro-architecturaux, en fait il n'y en a pas de tangible, ou à la marge.

Dans ce cas, comment expliquer les 22% d'augmentation en single core ? (3087 -> 3767)
Les 8,6% d'augmentation de fréquence ne suffisent pas…
Si ce n'est pas une nouvelle micro-architecture, c'est quoi ?
C'est une vraie question, je ne comprends pas comment c'est possible !

[maclinuxG4]

la microarchitecture Mx, apple ne l as pas encore inventé:
l'architecture existant est amélioré, mais les performances semblent plafonnées, d’où un gain plus faible


Ce message a été modifié par maclinuxG4 - 11 May 2024, 08:37.

[moi-je]

Je suis d’accord qu’il n’y a pas de vrais progrès architecturaux depuis le M1 (côté CPU en tous cas, le ray tracing CPU et l’éventuelle évolution NPU semblent peu explorés…) mais il ‘n’y a pas non plus d’évolutions du SOC lui même depuis la mémoire incluse dans le package, choix décisif à mon sens pour les performances des Mx… sans une évolution des normes / techniques de bande passante et des interconnections à l’intérieur même du SOC peut être que le plafond vient de ces liens Mémoire /CPU/GPU/NPU… les mettre dans le même soc réduit évidemment la latence mais la gestion de ces liens voir l’ordonnancement des instructions vers les modules spécialisés doit amener à ce plafonnement. On le voit par rapport aux autres SOC arm dans presque tous les secteurs le Mx d’Apple est devant que ce soit en terme de performance et surtout d’efficacité … la rupture technologique passera pour moi par une avancée dans les liaisons entre les xPU qui doit devenir le goulet d’étranglement … on ne peux plus rien rapprocher plus rien n’est externe au soc et je n’ai pas vu non plus de rupture de perfs avec les nouveaux designs ARM… il n’y a peut être pas d’intérêt à passer à du 128 bits ni à modifier le PCI express 5-6x mais moi je verrais bien les prochaines ruptures amenés par ce genre d’évolution … on va avoir des M1 optimisés tant que TSMC assure les 15% par an…

[Paul Emploi]

Comme je m'y attendais, il y a très peu de progrès micro-architecturaux, en fait il n'y en a pas de tangible, ou à la marge.

Dans ce cas, comment expliquer les 22% d'augmentation en single core ? (3087 -> 3767)
Les 8,6% d'augmentation de fréquence ne suffisent pas…
Si ce n'est pas une nouvelle micro-architecture, c'est quoi ?
C'est une vraie question, je ne comprends pas comment c'est possible !

Ça ressemble à un coup de boost de la fréquence en charge monothread, quand les autres cœurs de type Performance ne sont pas utilisés, une nouveauté dans la famille M.
Ça permettrait de rester dans le TDP tout en diminuant les latences sur les tâches interactives et les performances sur les traitements monothread en général.

Et c'est effectivement une bonne question!

Car soit je me fie à Apple sur sa maîtrise retrouvée du TDP contrairement au M3, et l'efficacité (IPC) n'a pas progressé avec 4,4 Ghz maintenus en multithread.
Soit Apple a menti sur ce point, et on a bien une progression de l'efficacité (IPC) mais associée à une baisse de la fréquence de travail en multithread sur l'iPad Pro.
Je suis parti de l'hypothèse qu'Apple n'avait pas menti sur sa gestion de la dissipation thermique et de l'efficacité par Watt, ils ont été très clairs dans leur présentation sur ces points et ont insisté dessus.

Le futur MacBook Pro 14" M4 nous en apprendra beaucoup sur le sujet, grâce à son refroidissement actif.
Mais je serais franchement étonné qu'Apple ai menti ouvertement dans sa présentation.

[yang]

Comme je m'y attendais, il y a très peu de progrès micro-architecturaux, en fait il n'y en a pas de tangible, ou à la marge.

Dans ce cas, comment expliquer les 22% d'augmentation en single core ? (3087 -> 3767)
Les 8,6% d'augmentation de fréquence ne suffisent pas…
Si ce n'est pas une nouvelle micro-architecture, c'est quoi ?
C'est une vraie question, je ne comprends pas comment c'est possible !

Ça ressemble à un coup de boost de la fréquence en charge monothread, quand les autres cœurs de type Performance ne sont pas utilisés, une nouveauté dans la famille M.
Ça permettrait de rester dans le TDP tout en diminuant les latences sur les tâches interactives et les performances sur les traitements monothread en général.

Et c'est effectivement une bonne question!

Car soit je me fie à Apple sur sa maîtrise retrouvée du TDP contrairement au M3, et l'efficacité (IPC) n'a pas progressé avec 4,4 Ghz maintenus en multithread.
Soit Apple a menti sur ce point, et on a bien une progression de l'efficacité (IPC) mais associée à une baisse de la fréquence de travail en multithread sur l'iPad Pro.
Je suis parti de l'hypothèse qu'Apple n'avait pas menti sur sa gestion de la dissipation thermique et de l'efficacité par Watt, ils ont été très clairs dans leur présentation sur ces points et ont insisté dessus.

Le futur MacBook Pro 14" M4 nous en apprendra beaucoup sur le sujet, grâce à son refroidissement actif.
Mais je serais franchement étonné qu'Apple ai menti ouvertement dans sa présentation.

Merci pour l'explication, hâte de voir ce que ça va donner pour le reste de la gamme !

[maclinuxG4]

Je suis d’accord qu’il n’y a pas de vrais progrès architecturaux depuis le M1 (côté CPU en tous cas, le ray tracing CPU et l’éventuelle évolution NPU semblent peu explorés…) mais il ‘n’y a pas non plus d’évolutions du SOC lui même depuis la mémoire incluse dans le package, choix décisif à mon sens pour les performances des Mx… sans une évolution des normes / techniques de bande passante et des interconnections à l’intérieur même du SOC peut être que le plafond vient de ces liens Mémoire /CPU/GPU/NPU… les mettre dans le même soc réduit évidemment la latence mais la gestion de ces liens voir l’ordonnancement des instructions vers les modules spécialisés doit amener à ce plafonnement. On le voit par rapport aux autres SOC arm dans presque tous les secteurs le Mx d’Apple est devant que ce soit en terme de performance et surtout d’efficacité … la rupture technologique passera pour moi par une avancée dans les liaisons entre les xPU qui doit devenir le goulet d’étranglement … on ne peux plus rien rapprocher plus rien n’est externe au soc et je n’ai pas vu non plus de rupture de perfs avec les nouveaux designs ARM… il n’y a peut être pas d’intérêt à passer à du 128 bits ni à modifier le PCI express 5-6x mais moi je verrais bien les prochaines ruptures amenés par ce genre d’évolution … on va avoir des M1 optimisés tant que TSMC assure les 15% par an…

C'est pas faux....

[biaucean]

on va avoir des M1 optimisés tant que TSMC assure les 15% par an…

Oui, il n'y a aucune raison de ne pas aller au bout de l'optimisation tant que Apple est largement devant la concurrence, et de la rentabiliser au maximum. Cela laisse du temps pour travailler une éventuelle nouvelle micro-architecture.

[Paul Emploi]

Non, il n'y a pas de problème de lien mémoire dans les SoC Apple, sauf les Ultra à cause des limites de l'interconnexion (latence et bande-passante).

La CPU situé sur le bus mémoire de la GPU a largement suffisamment de bande-passante sur le M4.

L'Architecture Mémoire Unifiée est très efficace, il faut voir le SoC comme une GPU qui partage son bus mémoire interne avec d'autres unités dont la CPU qui a bien moins de besoins en terme de bande-passante. La latence est celle attendue pour une CPU, excellente grâce à la connexion directe et non-bufferisée à la mémoire.

[aranaud]

Je me posse la question de l'intérêt de mettre le processeur "le plus puissant" dans un iPad. La deuxième question, combien de temps tient-il les performances max dans un iPad ?

[captaindid]

Dans les OS modernes on ne parle plus de Toolbox, mais d'API, ce qui revient au même; ces API font plein de choses, et pour certaines, notamment la 3D, elles savent très bien s'appuyer sur des puces spécialisées, ou utiliser les instructions spécifiques des CPU modernes.

Merci Captain. Ayant débuté avec le Mac Plus, je connais bien tout ça, mais un petit rappel didactique n'est jamais de trop.
Ma question est d'ordre plus général: Est-il pertinent ce continuer à mettre au point des puces (ou des sous-systèmes sur le SOC) encore plus ultra-spécialisés (quitte à multiplier les API), ou vaut-il mieux explorer d'autres pistes pour continuer à accélérer le hardware ?

C'est ce qu'on continue à faire, soit par un circuit spécialisé, soit par des nouvelles instructions du CPU.
Je crois qu'on arrive au bout du bout: toutes les fonctionnalités "accélérables" (c'est à dire ayant une toute petite boucle dans le code, faisant un traitement spécifique, et utilisée assez souvent, pour que ça vaille le coup de l'implémenter) ont été faites:
par exemple l'apparition du M1 : en plus d'un CPU + FPU+ instructions vectorielles etc... accompagné d'une carte vidéo qui fait accélération 2D + 3D + (dé)compression vidéo, Apple a introduit des unités d'IA, de chiffrage/sécurité.
Bon pour cette dernière, Apple ajoutait déjà une puce spécialisée sur la carte mère des derniers Mac Intel
What Else?

Dans les puces spécialisées courantes citées dans mon post précédent, je n'ai pas parlé des unités DMA (Direct Memory Acces, utiles pour les transferts et copie mémoires), des unités MMU (Memory Management Unit pour gérer la mémoire virtuelle et paginée) toutes deux depuis fort longtemps intégrées dans les CPU et SoC
j'aurais pu parler aussi des cartes de gestion des grappes de disque RAID, (Adaptec ...), maintenant c'est souvent fait en software, c'est moins cher mais c'est moins bien aussi...

Après on trouve des cartes spécialisée, utiles que pour certains métiers, peu diffusées donc chères, pour faire des calculs spécifiques, dont des labos de recherche: ce type de carte ne seront jamais intégrées dans des SoC, car inutiles pour quasiment tout le monde.
Dans ce type de cartes ultra spécifique, on peut y mettre la carte d'extension optionnelle du dernier Mac Pro Intel: carte d'acquisition vidéo pro, avec compression et décompression de quelques codecs pro, tout cela à un prix "pro"!

une fonctionnalité qui n'a jamais été accélérée à ma connaissance est la compression sans pertes: comme un circuit d'accélération de l'algo LZW (utilisée par les archives compressées ZIP et équivalentes).
ceci dit, vu les multiples implémentations et optimisations de cet algo, incompatibles entre elles bien que similaires, pour tenter de réduire à chaque fois la taille de l'archive résultante, une puce, par nature figée se serait trouvée de suite obsolète, et inutilisable par bien des programmes de compression: c'est surement la raison pour laquelle cette opération est toujours software.

j'avais aussi entendu parler il y a très longtemps du projet d'une puce pour accélérer les fonctions primitives nécessaires à un jeu d'échecs. il y a eu un échec pour le financement du projet, vu le petit marché.

Ce message a été modifié par captaindid - 15 May 2024, 16:32.

[Fabrice_75015]

Bonjour à tous,

ce qui n'est pas clair pour moi c'est à quoi servent les NPU ?
En effet, je joue un peu avec les LLM (llama, fooocus, etc..) et aucun n'utilise les NPU. Ils utilisent tous le GPU, via Metal Persofrmance Shaders (https://developer.apple.com/documentation/metalperformanceshaders). D'ailleurs fooocus fonctionne sur mon Mac Intel/AMD eGPU.
En discutant sur les différents forums github, il s'avère que la plupart des dev de LLM se font sur base des GPU, et modifier le code pour utiliser les NPU semble complexe (voir il se peut que les GPU soient de toute façon beaucoup plus puissants).

Les NPU sont spécialisés dans le calcul matriciel, ce que font aussi les GPU... la différence : les GPU travaillent dans la VRAM et les NPU directement dans la RAM. Pour les machines Apple ARM cela ne change rien, car on est en mémoire unifiée... d'où ma question ? Est-ce que les NPU ont vocation à dépasser la puissance des GPU dans un avenir très proche ?