Adoption: un NeXT Cube recherche nouveaux parents attentifs et aimants, Réactions à la publication du 05/11/2025

[Paul Emploi]

Suggestion de présentation


Alain @nialap m'a contacté il y a une dizaine de jours, car il a un NeXT Cube qui a besoin d'amour.
Les critères sont de pouvoir effacer proprement les données propriétaires qui y sont conservées, pouvoir le remettre potentiellement en l'état ainsi que ses périphériques, et lui offrir un avenir.


Ce NeXT Cube et ses périphériques ont été conservés depuis 10 ans dans des cartons empilés dans son garage, suite à un déménagement en Bretagne.
Il est donc possible que même si tout fonctionnait au stockage, ça ne soit plus le cas aujourd'hui.


Faut que je vous parle de la configuration et des périphériques, c'est pour moi un bijou!


D'abord le NeXT Cube Motorola 68040, qui a préfiguré nos Mac d'aujourd'hui et surtout Mac OS X, avec des outils de développements incroyablement avancés pour l'époque dont XCode descend, une machine et un OS inégalés.


Ensuite il est équipé d'une carte Dimension, avec son iNTEL i860 aka 80860, une carte graphique vraiment unique, qui accélère toute l'interface et les rendus 2D et surtout 3D en 16 millions de couleurs!
Ce i860 n'est pas juste une GPU mais une sorte de CPU+GPU, unique.
Ça rend ce NeXT Cube encore plus rare!

Mieux que ça, il vient avec un écran couleur, un disque-dur externe SCSI 1 Go, une imprimante laser Postscript, et une imprimante jet d'encre couleur Canon.
Plus équipé ou complet que ça, je ne vois pas!


Alain souhaiterait donner ce matériel, qui a une grande valeur historique, à des personnes ou un musée informatique, qui puisse le faire revivre (si nécessaire) et perdurer!



Le NeXT Cube qui a créé le Web


Souvenez-vous que le Web et son premier navigateur ont été créé sur un NeXT Cube, au CERN Franco-Suisse, par un chercheur Anglais Tim Berners-Lee. Le Web est Européen et NeXT...
Adoptez un morceau d'Histoire de l'informatique et du Web!


Notez que si je n'avais pas été si loin et en 130V, j'aurais sauté sur l'occase!

Lien vers le billet original

[chartz]

Sa place est dans un musée.
Si personne ne le prend…

Ce message a été modifié par chartz - 5 Nov 2025, 19:11.

[Benzebut]

Sa place est dans un musée.
Si personne ne le prend…

Le docteur Jones Junior ne l'aurait pas formulé autrement...

Quelle belle machine ce NeXT Cube fut et il serait pertinent qu'il puisse être conservé pour les générations futures.

[Stéphane33]

Sa place est dans un musée.
Si personne ne le prend…

Le docteur Jones Junior ne l'aurait pas formulé autrement...

Quelle belle machine ce NeXT Cube fut et il serait pertinent qu'il puisse être conservé pour les générations futures.

Merci de la réponse, je l'attendais.
J'ai relu ton article qui ne mentionne pas spécifiquement le type d'architecture.
Je sais que "tous" les processeurs sont Von Neumann, c'est ce qui faisait ce i860 une belle exception.

Cela correspond à mes souvenirs d'époque.
Je ne veux pas être conclusif, car ce niveau de hardware dépasse mes compétences, mais je ne l'ai pas inventé.
Voilà un article de 1991 qui l'indique : https://www.ardent-tool.com/CPU/Personal_Su..._Intel_i860.pdf
"The i860 features a Harvard architecture, wide internal data paths..."
Après, il y a peut-être des différence entre l'architecture (interne?) et l'implémentation d'un bus (externe?).
Et là, tu peux m'expliquer...

[Paul Emploi]

Sa place est dans un musée.
Si personne ne le prend…

Le docteur Jones Junior ne l'aurait pas formulé autrement...

Quelle belle machine ce NeXT Cube fut et il serait pertinent qu'il puisse être conservé pour les générations futures.

Merci de la réponse, je l'attendais.
J'ai relu ton article qui ne mentionne pas spécifiquement le type d'architecture.
Je sais que "tous" les processeurs sont Von Neumann, c'est ce qui faisait ce i860 une belle exception.

Cela correspond à mes souvenirs d'époque.
Je ne veux pas être conclusif, car ce niveau de hardware dépasse mes compétences, mais je ne l'ai pas inventé.
Voilà un article de 1991 qui l'indique : https://www.ardent-tool.com/CPU/Personal_Su..._Intel_i860.pdf
"The i860 features a Harvard architecture, wide internal data paths..."
Après, il y a peut-être des différence entre l'architecture (interne?) et l'implémentation d'un bus (externe?).
Et là, tu peux m'expliquer...

Oui on dissocie maintenant architecture et micro-architecture, car ces puces ce sont incroyablement complexifiées: là où sur le premier ARM il y avait un transistor, il peut y en avoir un million maintenant! Imagine-toi, un 486 complet là où il y avait un seul transistor! Ça me donne le tournis...

L'ancienne séparation était jeu d'instruction et architecture (implémentation physique).
Aujourd'hui on sépare entre architecture (qui a donc changé de sens entre-temps), incluant jeu d'instruction, niveaux de sécurité, modes de fonctionnements, gestion des interruptions, niveaux de transactions mémoire, donc tout ce qui devrait être comportemental, et micro-architecture qui concerne l'implémentation qui devrait ne pas influer sur le comportemental.

Par exemple les CPU x86 actuelles ont une architecture CISC x86, mais une micro-architecture RISC. Le grand écart.
Du point-de-vue programmeur qui ne devrait voir que l'architecture, c'est toujours du CISC x86. Et compatible. Même pour le programmeur de Kernel.
Du point-de-vue interne et des performances, c'est en fait très proche des ARM actuels.

Et il reste des traces de la [micro-]architecture Harvard dans toutes nos CPU, non avec des bus de données doublées pour communiquer avec la mémoire, mais via les caches niveau 1 (L1) voire L2 dans certains cas, avec un cache code L1 pour les instructions (et un prefetcher dédié) associé à un cache data L1 (et un prefetche dédié, du write-back, etc.). Le même objectif, l'implémentation différant très largement.

D'ailleurs depuis les Core 2, il y a même du cache des micro-instructions, celles de la micro-architecture réelle (non de l'architecture comme dans le L1), qu'on pourrait appelé L0, destiné à accélérer les boucles. Le premier but de la [micro-]architecture Harvard étant de s'assurer que le code puisse s'exécuter même quand le bus Data/Données occupé. Et on trouvera cela dès le 68010 avec un "cache" de boucles de 2 instructions (usuellement move.x + dbra)

[Stéphane33]

Sa place est dans un musée.
Si personne ne le prend…

Le docteur Jones Junior ne l'aurait pas formulé autrement...

Quelle belle machine ce NeXT Cube fut et il serait pertinent qu'il puisse être conservé pour les générations futures.

Merci de la réponse, je l'attendais.
J'ai relu ton article qui ne mentionne pas spécifiquement le type d'architecture.
Je sais que "tous" les processeurs sont Von Neumann, c'est ce qui faisait ce i860 une belle exception.

Cela correspond à mes souvenirs d'époque.
Je ne veux pas être conclusif, car ce niveau de hardware dépasse mes compétences, mais je ne l'ai pas inventé.
Voilà un article de 1991 qui l'indique : https://www.ardent-tool.com/CPU/Personal_Su..._Intel_i860.pdf
"The i860 features a Harvard architecture, wide internal data paths..."
Après, il y a peut-être des différence entre l'architecture (interne?) et l'implémentation d'un bus (externe?).
Et là, tu peux m'expliquer...

Oui on dissocie maintenant architecture et micro-architecture, car ces puces ce sont incroyablement complexifiées: là où sur le premier ARM il y avait un transistor, il peut y en avoir un million maintenant! Imagine-toi, un 486 complet là où il y avait un seul transistor! Ça me donne le tournis...

L'ancienne séparation était jeu d'instruction et architecture (implémentation physique).
Aujourd'hui on sépare entre architecture (qui a donc changé de sens entre-temps), incluant jeu d'instruction, niveaux de sécurité, modes de fonctionnements, gestion des interruptions, niveaux de transactions mémoire, donc tout ce qui devrait être comportemental, et micro-architecture qui concerne l'implémentation qui devrait ne pas influer sur le comportemental.

Par exemple les CPU x86 actuelles ont une architecture CISC x86, mais une micro-architecture RISC. Le grand écart.
Du point-de-vue programmeur qui ne devrait voir que l'architecture, c'est toujours du CISC x86. Et compatible. Même pour le programmeur de Kernel.
Du point-de-vue interne et des performances, c'est en fait très proche des ARM actuels.

Et il reste des traces de la [micro-]architecture Harvard dans toutes nos CPU, non avec des bus de données doublées pour communiquer avec la mémoire, mais via les caches niveau 1 (L1) voire L2 dans certains cas, avec un cache code L1 pour les instructions (et un prefetcher dédié) associé à un cache data L1 (et un prefetche dédié, du write-back, etc.). Le même objectif, l'implémentation différant très largement.

D'ailleurs depuis les Core 2, il y a même du cache des micro-instructions, celles de la micro-architecture réelle (non de l'architecture comme dans le L1), qu'on pourrait appelé L0, destiné à accélérer les boucles. Le premier but de la [micro-]architecture Harvard étant de s'assurer que le code puisse s'exécuter même quand le bus Data/Données occupé. Et on trouvera cela dès le 68010 avec un "cache" de boucles de 2 instructions (usuellement move.x + dbra)

Merci
En ce qui me concerne, je ne suis jamais allé au delà du Macro-Assembleur (et le comptage des cycles associés de temps en temps).