Les micro-architectures des SoC ARM de nos Mac stagnent, Réactions à la publication du 29/08/2025

[Paul Emploi]

Suite à cet article où j'indique que TSMC est le principal facteur d'augmentation des performances de nos Mac ARM des familles M, je voulais apporter une vision chiffrée sur mon assertion "L'augmentation de performances de chaque génération de SoC Apple, que ça soit A ou M, doit principalement à TSMC ...".


J'ai comparé le M4 du Mac mini M4 et le M1 du Mac mini M1...


L'augmentation des performances multithread est de 73,2% en 4 ans. Impressionnant!

Mais le premier facteur est la fréquence passée de 3,2 Ghz à 4,4 Ghz, soit 37,5% d'augmentation, grâce aux process de plus en plus avancés de TSMC.
Plus de la moitié de l'augmentation de performances est du au saut en fréquence!!!
Cela se remarque avec les TDP, le M1 de 15W et le M4 de 22W approximativement.

Le second facteur est l'augmentation du nombre de cœurs, passés de 4 Performances + 4 Économiques, à 4 + 6. Là aussi avec un impact négatif sur le TDP.
Environ 16,7% de gain en test multithread, les cœurs Économiques ne comptant pas comme des cœurs Performance!


Le troisième facteur sont les optimisations ou avancées micro-architecturales, qui ne représentent qu'autour de 8% en 4 ans à fréquence et nombre de cœur comparables. Du sur-place!
Il me semble qu'Apple est dans une impasse coté micro-architectures de ses SoC.

TSMC est bien le premier facteur d'augmentation des performances de nos Mac et de nos iBidules en général!


Lien vers le billet original

[Bunios]

Si je ne me trompe pas sur la feuille de route de TSMC, le N2 est prévu pour 2026 et le N1,4 pour 2028. On va bien arriver un jour à un "mur" technologique. Donc des gains nulles.

Il faudra bien un jour que l'on change de technologie, non ?

A+

[Paul Emploi]

Si je ne me trompe pas sur la feuille de route de TSMC, le N2 est prévu pour 2026 et le N1,4 pour 2028. On va bien arriver un jour à un "mur" technologique. Donc des gains nulles.

Effectivement mais le mur était prévu autour de "2 nm" et il semble qu'on puisse aller plus loin.
Mais jusqu'où?!?

Je pense qu'une solution passera par des micro-architectures plus simples, contrairement à ce qu'on a observé jusqu'à présent, donc peut-être aussi des architectures 64 bits plus simples. RISC-V pourrait en faire parti si des plateformes standards émergeaient, car il y a une énorme fragmentation dans son univers.

Prenons le M1 de 2020 à 3.2 Ghz avec 4 cœurs Performance et 4 cœurs économiques.
Faisons-le tourner aujourd'hui à 4,4 Ghz via le process "3nm" TSMC actuel, comme le M4 de base.
Passons-le en 5+5 cœurs (le M4 est 4+6 cœurs), en augmentant donc de 25% son nombre de transistors.
Et on aurait des performances multihtread similaires à celles du M4.

Mais la différence énorme est qu'un tel M1 ne comporterait que 20 milliards de transistors, contre 40% de plus (28 milliards) dans le M4!
On voit donc aussi que le M4 est moins efficace que le M1, avec une belle gabegie de transistors, et donc en consommant forcément plus à performances similaires.
Avec les 28 milliards de transistors du M4, on pourrait avoir un plus simple M1 en 7+7 cœurs et qui irait 30% à 40% plus vite!

Une autre façon de visualiser cela est le nombre de commutations possibles de transistors par unité de temps (secondes) par rapport aux performances mesurées.
Le M4 a 2,4 X ce nombre par rapport au M1, mais ne délivre que 1,73X les performances: il y a 28% de gâchis en 4 ans et 3 générations.
La Loi de Moore indique une augmentation continue (exponentielle) du nombre de transistor à surface identique, mais ni si ils iront plus vite, ni si ils seront efficaces, et depuis un bon bout de temps, l'efficacité par transistor diminue.

[linus]

Si je ne me trompe pas sur la feuille de route de TSMC, le N2 est prévu pour 2026 et le N1,4 pour 2028. On va bien arriver un jour à un "mur" technologique. Donc des gains nulles.

Effectivement mais le mur était prévu autour de "2 nm" et il semble qu'on puisse aller plus loin.
Mais jusqu'où?!?

Si j'ai bien compris (ai je bien compris ?), la fameuse évolution de la finesse de gravure joue beaucoup sur les mots. La limite est déjà atteinte mais, par exemple, au lieu d'avoir transistors horizontaux, ils sont maintenant verticaux. On ne mesure plus leur taille réelle mais leur épaisseur. Ce genre d'astuce a permis de continuer une course en avant en trompe-l'oeil, bénéfique pour la consommation, moins bénéfique pour les performances. Mais un des experts de MacBidouille nous en dira sans doute plus !

[Paul Emploi]

Si je ne me trompe pas sur la feuille de route de TSMC, le N2 est prévu pour 2026 et le N1,4 pour 2028. On va bien arriver un jour à un "mur" technologique. Donc des gains nulles.

Effectivement mais le mur était prévu autour de "2 nm" et il semble qu'on puisse aller plus loin.
Mais jusqu'où?!?

Si j'ai bien compris (ai je bien compris ?), la fameuse évolution de la finesse de gravure joue beaucoup sur les mots. La limite est déjà atteinte mais, par exemple, au lieu d'avoir transistors horizontaux, ils sont maintenant verticaux. On ne mesure plus leur taille réelle mais leur épaisseur. Ce genre d'astuce a permis de continuer une course en avant en trompe-l'oeil, bénéfique pour la consommation, moins bénéfique pour les performances. Mais un des experts de MacBidouille nous en dira sans doute plus !

+100

C'est pourquoi je mets "2 nm" entre guillemets: il y a une sorte de mensonge institutionnalisé dans "2 nm".
Le mur a déjà été rencontré d'une certaine façon, les transistors verticaux en sont la preuve, la question qui reste est jusqu'où pourra-t-on continuer, et j'ai peur que la physique quantique (on en est là puisque les fuites par tunnels quantiques entre transistors!) n'apporte une réponse désagréable.

Le point essentiel étant les fuites par tunnels quantiques!
No CPU et SoC sont "quantiques" mais pas de la bonne façon...

[Laszlo Lebrun]

Le mur a déjà été rencontré d'une certaine façon, les transistors verticaux en sont la preuve, la question qui reste est jusqu'où pourra-t-on continuer, et j'ai peur que la physique quantique (on en est là puisque les fuites par tunnels quantiques entre transistors!) n'apporte une réponse désagréable.

Si on recommençait à faire des logiciels moins inefficaces qui arrêtent de téléphoner partout en permanence, au lieu de faire le boulot qu'omn leur demande, on n'aurait pas besoin de cette gabegie de transistors.

[Paul Emploi]

Le mur a déjà été rencontré d'une certaine façon, les transistors verticaux en sont la preuve, la question qui reste est jusqu'où pourra-t-on continuer, et j'ai peur que la physique quantique (on en est là puisque les fuites par tunnels quantiques entre transistors!) n'apporte une réponse désagréable.

Si on recommençait à faire des logiciels moins inefficaces qui arrêtent de téléphoner partout en permanence, au lieu de faire le boulot qu'omn leur demande, on n'aurait pas besoin de cette gabegie de transistors.

C'est un point excellent, et qui touche à l'écologie aussi, notamment pour le Web.

Il y a des langages plus efficaces, on peut faire des sites plus légers, d'ailleurs la page d'accueil de Google Search et même ses réponses le démontrent.

Mais le choix est d'économiser sur le développement (et les développeurs), en utilisant des langages très lents (principalement PHP et Python que j'apprécie et utilise), au prix de serveurs plus gros, plus nombreux, plus consommateurs.
Et coté pages Web, hors justement ces forums légers et économiques (écologiques!), il est courant de télécharger plusieurs mégaoctets à chaque page!