Une faille matérielle touche les puces M1, M2 et M3, Réactions à la publication du 22/03/2024 |
Bienvenue invité ( Connexion | Inscription )
Une faille matérielle touche les puces M1, M2 et M3, Réactions à la publication du 22/03/2024 |
22 Mar 2024, 13:18
Message
#1
|
|
BIDOUILLE Guru Groupe : Admin Messages : 55 354 Inscrit : 14 Jan 2001 Lieu : Paris Membre no 3 |
Des chercheurs en sécurité ont découvert une faille dans les puces Apple Silicon.
La faille est liée à des optimisations permettant d'améliorer les performances mémoire en réalisant des prédictions. Pour faire simple, la puce va tenter de prédire quelles données mémoire seront demandées par le code exécuté en cours et les charger pour les mettre à sa disposition. En cas de succès, on gagne du temps, en cas d'échec on en perd seulement un tout petit peu. Le système n'est cependant pas parfait et il s'avère que celui utilisé par Apple permet via une attaque de récupérer les clés de chiffrement utilisées par la puce pour protéger les contenus et ainsi les rendre lisibles Une preuve de concept fonctionnelle existe déjà. Mauvaise nouvelle, tous les systèmes dont nous vous parlons sont codés en dur dans les puces. Il n'est donc pas possible de les corriger sauf à modifier de manière matérielle ces dernières. On peut bien entendu imaginer une atténuation logicielle mais elle pèserait considérablement sur les performances de ces processeurs. Intel a déjà connu ça par le passé. Apple s'en remettra. Il reste seulement à trouver le moyen de régler le problème et que les machines dans le futur ne soient pas concernées. Pour les actuelles c'est une autre histoire. Lien vers le billet original -------------------- C'est parce que la vitesse de la lumière est plus grande que celle du son que tant de gens paraissent brillants avant d'avoir l'air con
|
|
|
23 Mar 2024, 20:00
Message
#2
|
|
Macbidouilleur de bronze ! Groupe : Rédacteurs Messages : 416 Inscrit : 19 Nov 2020 Membre no 212 895 |
Rien de tout cela!
il s'agit d'une attaque de side-channel sur le cache L2 partagé dans chaque cluster de cœurs, au travers du DMP des cœurs de type Performance qui précharge des données dans ce cache lorsqu'un registre utilisé comme pointeur semble pointer sur dse pointeurs, et d'une validation de chargement ou non via les timing d'accès permettant d'en déduire les traitements effectués ou non, timing précis lus grâce à la mémoire partagée avec le 3ème process pour bypasser tout jitter extérieur (des protections au niveau de macOS). Voir sur GoFetch.fail. |
|
|
Nous sommes le : 31st May 2024 - 06:55 |